XC7A50T-3FGG484Eは、シリアルトランシーバー、高DSP、およびロジックスループットを必要とする低電力アプリケーション向けに最適化されています。ハイスループットとコストに敏感なアプリケーションの総材料コストが最も低くなります。
機能的特徴
分散メモリとして構成可能な、真の6入力ルックアップテーブルテクノロジーに基づいた高度な高性能FPGAロジック。
オンチップデータバッファリング用のFIFOロジックが組み込まれた36 kbデュアルポートブロックRAM。
高性能Selectio™テクノロジー、最大1866 MB/sまでのDDR3インターフェイスをサポートします。
高速シリアル接続、ビルトインギガビットトランシーバー、速度は600 mb/sから6.6 Gb/sまで、そして28.05 Gb/sまでの範囲で、チップからチップインターフェイス用に最適化された特別な低電力モードを提供します。
ユーザー構成可能なアナログインターフェイスは、デュアルチャネル12ビット1MSPSアナログからデジタルコンバーターおよびオンチップサーマルセンサーとパワーセンサーを統合します。
最適化された対称係数フィルタリングを含む高性能フィルタリングのための25 x 18の乗数、48ビットアキュムレータ、およびプレラダー図を備えたデジタル信号プロセッサチップ。
高精度と低ジッターを実現できる、位相ロックループとハイブリッドモードのクロック管理モジュールを組み合わせた強力なクロック管理チップ。
最大x8 Gen3エンドポイントとルートポート設計に適したPCIe統合ブロック。
コモディティストレージのサポート、HRC/SHA-256認証による256ビットAES暗号化、および組み込みのSEUの検出と修正など、複数の構成オプション。
