XC7A12T-2CPG238C

XC7A12T-2CPG238C

XC7A12T-2CPG238C は、シリアル トランシーバー、高い DSP、ロジック スループットを必要とする低電力アプリケーション向けに最適化されています。高スループットでコスト重視のアプリケーション向けに、総材料コストを最小限に抑えます。

モデル:XC7A12T-2CPG238C

お問い合わせを送信

製品説明

XC7A12T-2CPG238C は、シリアル トランシーバー、高い DSP、ロジック スループットを必要とする低電力アプリケーション向けに最適化されています。高スループットでコスト重視のアプリケーション向けに、総材料コストを最小限に抑えます。

機能的な特徴

真の 6 入力ルックアップ テーブル テクノロジに基づく高度な高性能 FPGA ロジックは、分散メモリとして構成可能です。

オンチップ データ バッファリング用の FIFO ロジックを内蔵した 36 Kb デュアル ポート ブロック RAM。

高性能 SelectIO ™ テクノロジー、最大 1866 Mb/s の DDR3 インターフェイスをサポート。

高速シリアル接続、内蔵ギガビット トランシーバー。速度範囲は 600 Mb/s から最大 6.6 Gb/s、さらに 28.05 Gb/s で、チップ間インターフェイスに最適化された特別な低電力モードを提供します。

ユーザーが構成可能なアナログ インターフェイスには、デュアル チャネル 12 ビット 1MSPS アナログ - デジタル コンバーターとオンチップの熱センサーと電力センサーが統合されています。

25 x 18 乗算器、48 ビット アキュムレータ、および最適化された対称係数フィルタリングを含む高性能フィルタリング用のプリラダー ダイアグラムを備えたデジタル シグナル プロセッサ チップ。

フェーズロックループとハイブリッドモードクロック管理モジュールを組み合わせた強力なクロック管理チップで、高精度と低ジッターを実現します。

PCIe 統合ブロック。最大 x8 Gen3 エンドポイントおよびルート ポート設計に適しています。

コモディティストレージ、HRC/SHA-256 認証による 256 ビット AES 暗号化、組み込みの SEU 検出と修正のサポートを含む、複数の構成オプション


ホットタグ: XC7A12T-2CPG238C

商品タグ

関連カテゴリー

お問い合わせを送信

下記フォームよりお気軽にお問い合わせください。 24時間以内に返信いたします。
X
We use cookies to offer you a better browsing experience, analyze site traffic and personalize content. By using this site, you agree to our use of cookies. Privacy Policy
Reject Accept